SystemVerilog
S
SystemVerilog
Définition
Un standard IEEE étendant Verilog avec des fonctionnalités avancées de vérification et de conception pour la description matérielle complexe et le développement de bancs de test.